#### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

#### (11)特許出願公開番号

### 特開平7-306827

(43)公開日 平成7年(1995)11月21日

(51) Int.Cl.<sup>6</sup>
G 0 6 F 13/42

職別記号 庁内整理番号 3 4 0 A 7368-5B

FΙ

技術表示箇所

審査請求 未請求 請求項の数6 FD (全 15 頁)

(21) 出願番号 特願平7-109177

(22)出願日 平成7年(1995)4月11日

(31) 優先権主張番号 2 4 0 3 4 4 (32) 優先日 1994年 5 月10日 (33) 優先権主張国 米国(US) (71)出顧人 591003943

インテル・コーポレーション

アメリカ合衆国 95052 カリフォルニア 州・サンタクララ・ミッション カレッジ

プーレパード・2200

(72)発明者 ガーパー・シン

アメリカ合衆国 97229 オレゴン州・ボ ートランド・ノースウエスト 95ティエイ .....

チ アヴェニュ・175

(72)発明者 マイケル・ダブリュ・ロードハムル

アメリカ合衆国 97007 オレゴン州・ピ ーパートン・サウスウエスト 153アール ディ アヴェニュ・10165


(74)代理人 弁理士 山川 政樹

#### (54) 【発明の名称】 P/Q整数比関係を有する周波数で動作するディジタル装置間で同期データ伝送を行うための方 法および装置

#### (57)【要約】

【目的】 P/Q整数比関係を有する異なる周波数で動作する装置の間でデータを同期電送する装置を提供する。

【構成】 P/Qクロック発生器がP/Q周波数比にしたがって高低の周波数クロックの一方または両方を発生する。インタフェース・コントローラが高周波数クロックならびにPおよびQの値を入力として受け取り、高周波数装置から低周波数装置へのデータ転送を可能とする高低データ転送信号を発生する。データ転送信号は周波数境界を越えてデータを転送するための安全な時期、ウィンドウを示す。周波数境界を越えてデータを転送するのに安全な時期は、転送データが安定しており、受信装置がデータを受け取れる高周波数クロック期間である。



# Best Available Copy

#### 【特許請求の範囲】

【請求項1】 高周波数クロックにしたがって動作する 高周波数装置とともに使用され、かつ高周波数クロック のほぼP/Q倍(ただし、PおよびQは所定の値を有す る整数である) の周波数を有する低周波数クロックにし たがって動作する低周波数装置とともに使用される装置 において、

高低の周波数クロックの所定の位相関係を示す指示手段

前記指示手段および高周波数クロックに応答して、Pお 10 よびQならびに所定の位相関係にしたがった安全に転送 できるウィンドウの間に転送信号を発生する手段と、 前記転送信号に応答して、高低の周波数装置の一方から 他方へのデータの同期転送をもたらす手段とを備えてい ることを特徴とする装置。

【請求項2】 それぞれがの周波数を有する第1クロッ クおよびの周波数のP/Q倍(ただし、PおよびQは所 定の値を有する整数である)にほぼ等しい周波数を有す る第2クロックにしたがって動作する第1装置および第 2装置とともに使用される装置において、

および第2クロックに応答して、および第2クロックの 所定の位相関係を示す s v n c 信号を発生する位相検出 器と、

sync信号および第1クロックに応答して、Pおよび Qにしたがった安全に転送できるウィンドウの間に転送 信号を発生するインタフェース・コントローラと、 転送信号に応答して、および第2装置の一方から他方へ

のデータの同期転送をもたらすデータ修飾器とを備えて いることを特徴とする装置。

【請求項3】 通信インタフェースをもたらすバスと、 バス手段に結合されており、低周波数クロックに応答し て、バス手段を介してデータを送受信する低周波数装置 手段と、

バス手段に結合されており、低周波数クロックのほぼQ /P倍(ただし、QおよびPは所定の値を有する整数で ある)の周波数を有する高周波数クロックに応答して、 命令を実行し、バス手段を介してデータを送受信するプ ロセッサ手段とを備えており、プロセッサ手段がプロセ ッサ手段と低周波数装置手段の間に同期データ伝送をも たらす装置を有しており、前記装置が高低の周波数クロ 40 ックの所定の位相関係を示す指示手段と、

前記指示手段および高周波数クロックに応答して、Pお よびQならびに所定の位相関係にしたがった安全に転送 できるウィンドウの間に転送信号を発生する手段と、 転送信号に応答して、プロセッサ手段と低周波数装置手 段の一方から他方へのデータの同期転送をもたらす手段

とを含んでいることを特徴とするコンピュータ・システ

通信インタフェースをもたらすシステム 【請求項4】 ・バスと、

システム・バスに結合されており、第2クロックに応答 して、システム・バスを介してデータを送受信する低周 波数装置と、

システム・バスに結合されており、第2クロックのほぼ Q/P倍(ただし、QおよびPは所定の値を有する整数 である) の周波数を有する第1クロックに応答して、命 令を実行し、システム・バスを介してデータを送受信す るプロセッサとを備えており、プロセッサがプロセッサ と低周波数装置の間に同期データ伝送をもたらす装置を 有しており、前記装置がおよび第2クロックに応答し て、および第2クロックの所定の位相関係を示す s y n c信号を発生する位相検出器と、

s vnc信号および第1クロックに応答して、Pおよび Qにしたがっての安全に転送できるウィンドウの間に転 送信号を発生するインタフェース・コントローラと、 転送信号に応答して、プロセッサと低周波数装置の一方 から他方へのデータの同期転送をもたらすデータ修飾器 とを含んでいることを特徴とするコンピュータ・システ

20 高周波数クロックにしたがって動作する 【請求項5】 高周波数装置と高周波数クロックのほぼP/Q倍(ただ し、PおよびQは所定の値を有する整数である)の周波 数を有する低周波数クロックにしたがって動作する低周 波数装置との間でデータを転送する方法において、 高低の周波数クロックの所定の位相関係を示し、

高周波数クロックに応答して、PおよびQならびに所定 の位相関係にしたがって安全に転送できるウィンドウの 間に転送信号を発生し、

転送信号に応答して、高低の周波数装置の一方から他方 へのデータの同期転送をもたらすステップとを備えてい ることを特徴とする方法。

【請求項6】 転送信号の間に高低の周波数装置の一方 から他方へ同期的にデータを転送するステップをさらに 含んでいることを特徴とする請求項5に記載の方法。

#### 【発明の詳細な説明】

#### [0.001]

【産業上の利用分野】本発明は一般的には同期データ転 送に関し、詳細にいえば、P/Q整数比関係を有する異 なる周波数で動作するディジタル論理装置間の同期デー 夕転送に関する。

#### [0002]

【従来の技術】歴史的にいって、コンピュータのシステ ム周波数は利用されるシリコン技術によって制限されて いた。換言すれば、システム・ボード技術は、その時点 で利用可能なシリコン技術によってもたらされるマイク ロプロセッサよりも高い周波数で動作することができ た。通常、古い技術を使用して設計されたコンピュータ ・システムはシステム・ボードとマイクロプロセッサの 両方をマイクロプロセッサが必要とする低い周波数で動 作させるものであった。しかしながら、シリコン技術が

システム・ボード技術よりも早く進歩してきたため、逆 転が生じている。今日では、最新のシリコン技術が、現 在入手可能なシステム・ボードよりもはるかに高い周波 数で動作できるマイクロプロセッサが実現している。

【0003】システム・ボードとマイクロプロセッサの 技術の他に、異なる周波数領域で動作させなければなら ないというさまざまな他の技術的制約が存在している。 たとえば、マイクロプロセッサとキャッシュ・メモリ を、最大動作周波数がそれぞれ異なっている異なるシリ コン技術を使用して製造することができる。マイクロプ ロセッサと浮動小数点演算装置も異なる周波数で動作さ せるのが有利である。これらの例において、キャッシュ ・メモリおよび/または浮動小数点演算装置はCPUと 同じチップ(ダイ)に実装されたものであっても、別な チップに実装されたものであってもよい。同一チップで 製造する場合であっても、データを交換する個々の機能 ブロックは異なる周波数で動作するのが有利である。異 なる周波数で動作するのが有利な装置の他の例として は、ディスクリート論理構成要素と通信装置がある。し たがって、本発明は各種のディジタル論理装置およびメ モリ装置に適用できる。

【0004】今日、高性能コンピュータ・システムを提 供するためには、マイクロプロセッサをその最大可能周 波数で動作させ、コンピュータ・システムの他の部品を システム・ボード技術またはその他の技術のいずれかの 制約によって規定される低い周波数で動作させるのが有 利である。このようなコンピュータ・システムでの大き な問題は、異なる周波数で動作している各種の構成要素 の間のデータ転送である。解決策の1つは非同期データ 転送機構を設けることである。非同期データ転送機構は 正確なデータ転送を行うことができるが、マイクロプロ セッサで使用するには望ましくないことがしばしばあ る。非同期転送機構にはデータ転送待ち時間の不確実性 と、データ転送精度との間の固有のトレードオフがあ る。通常、非同期転送機構はデータ転送待ち時間の不確 実性を犠牲にして、データ転送精度を最適化するように 設計されている。

【0005】マイクロプロセッサにおける同期設計はいくつかの理由から、非同期設計よりも有利である。第1に、マイクロプロセッサの設計検証ツールは同期論理設計のデバッグに合わせて最適化されている。同期設計技法を使用すると、マクロプロセッサの設計と検証が大幅に簡単となり、また信頼性の高いものとなる。第2に、マスタ・チェッカ手法を使用するフォールト・トレラント・コンピュータ・システムで、同期設計が要求されている。マスタ・チェッカ・システムにおいて、第1のプロセッサ、すなわちマスタは第2のプロセッサ、すなわちチェッカによるロック・ステップ動作を行う。各クロック・サイクル中に、チェッカ・プロセッサは2つのプロセッサがそのピンに同一の結果を発生しているかどう50

4

かを監視して、エラー・チェックを行う。非同期データ 転送設計が前提となるロック・ステップ動作をもたらさ ないため、これらの設計はマスタ・チェッカ・システム では受け入れられない。

【0006】マイクロプロセッサの中には、コンピュー タ・システム・バスの周波数の整数倍の周波数で内部動 作を行うものがある。このようなコンピュータ・システ ムにおいては、低い周波数のクロックのデータ転送エッ ジが高い周波数のクロックのデータ転送エッジと対応し ていることによって、異なる周波数で動作している構成 要素の間の同期データ転送が容易となる。したがって、 低い周波数のクロックのデータ転送エッジまたは高い周 波数のクロックの対応するデータ転送エッジ、あるいは これら両方を使用して、データ転送を行うことができ る。しかしながら、整数倍周波数設計はシリコン技術に おける量子跳躍の改善を利用しているだけにすぎない。 たとえば、システム・ボード技術が50MH2の動作に 限定されている場合には、100、150、20 0. . . MHzで動作するマイクロプロセッサを整数倍 設計に使用できる。現在利用可能なシリコン技術が12 0MHzでマイクロプロセッサを動作させられると仮定 すると、100MHzを超えた追加の20%の性能は整 数倍設計には利用されない。システム・バスに対してよ り融通性の高い周波数比で動作できるとともに、マイク ロプロセッサとコンピュータ・システム・バスの他の装 置との間での同期データ転送をもたらすことのできるマ イクロプロセッサの設計を提供するのが有利である。一 般に、融通性の高い動作周波数比にしたがって動作する 各種のディジタル論理装置およびメモリ装置の間で同期 データ転送を行うのが有利であろう。本発明はこれらの 有利な成果をもたらすものである。

#### [0007]

【発明が解決しようとする課題】したがって、P/Q整数比関係を有する周波数で動作するディジタル装置間の同期データ転送のためのシステム、方法および装置が必要とされている。本発明はそれを実現することを目的とする。

#### [0008]

【課題を解決するための手段】本発明はP/Q整数比関係を有する周波数で動作する装置間で同期データ転送を行うための方法と装置を提供し、ならびにマイクロプロセッサおよびコンピュータ・システムでそれを実現しようとするものである。本発明装置は次の周波数関係を有する高周波数装置と低周波数装置の間の同期データ転送をもたらす。

低周波数= (P/Q)×高周波数

ただし、PおよびQは整数値であり、PはQより小さい。装置はデータ転送信号を発生し、これらの信号で高 周波数領域と低周波数領域の間でデータを同期転送する ための安全なデータ転送時間すなわち安全にデータを転 送できるウィンドウを確保する。一つの例において、安全なデータ転送ウィンドウは、転送すべきデータが安定しており、受信装置がデータを受信できる(すなわち、受信する準備ができている)時間範囲、すなわち期間である。

【0009】本発明装置は高周波数クロックにしたがって動作する高周波数装置とともに、また低周波数クロックにしたがって動作する低周波数装置とともに使用できる。低周波数クロックは高周波数クロックの周波数のほぼP/Q倍である。ただし、PおよびQは整数値である。

【0010】一実施態様において、本発明装置は高周波数および低周波数のクロックの所定の位相関係を示す手段と、その指示手段および高周波数クロックに応じて、PおよびQの値ならびに所定の位相関係にしたがって安全な転送ウィンドウ中に転送信号を発生する手段と、その転送信号に応じて、高周波数および低周波数装置の一方から他方へのデータの同期転送を可能とする手段とを含んでいる。

【0011】ある態様では、安全な転送ウィンドウは転送されるデータが安定し、かつデータ受信装置がデータを受信できる、高周波数クロックの少なくとも1つの期間である。一つの例において、所定の位相関係は高低の周波数クロックのほぼ一致エッジである。一つの例において、PはQ未満であり、QはPの整数倍ではない。

【0012】他の実施態様では、本発明はPとQの値を選択する手段を含んでいる。その一つの例ではPおよびQ選択手段は装置のプログラム式ピンからなっている。他の例ではPおよびQ選択手段は装置のレジスタである。さらに他の例ではPおよびQ選択手段はアルゴリズムを実行するプロセッサからなっている。さらに他の例ではPおよびQ選択手段はアルゴリズムを実行する状態機械からなっている。

【0013】本発明の特定の実施態様において、転送信号発生手段は、高周波数クロックに応じてカウント値を発生するとともに指示手段に応じてカウント値を所定のカウント値にリセットするカウンタ手段と、そのカウンタ手段に結合され、カウント値とPおよびQの値を復号し、PおよびQとカウント値の所定の組合せにしたがって転送信号を発生するデコーダ手段とを含んでいる。

【0014】他の実施態様では、本発明はPおよびQの値にしたがって高低の周波数クロックの一方または両方を発生するP/Qクロック発生手段を含んでいる。その一つの例では、P/Qクロック発生手段は高周波数クロックに応答して、PおよびQの値にしたがって低周波数クロックを発生する。他の例では、P/Qクロック発生手段は低周波数クロックに応答して、PおよびQの値にしたがって高周波数クロックを発生する。

【0015】特定の実施態様において、P/Qクロック 発生手段は低周波数クロックに応じて、(低周波数クロ 50 6

ック)/Pにほぼ等しい周波数を有する第2信号を発生する周波数分割手段と、その第2信号に応じて、低周波数クロックの周波数のほぼQ/P倍の高周波数クロックを発生する位相ロックループとを含んでいる。本発明を添付図面の図に限定されるものではない例によって説明するが、類似した参照符号は同等な要素を示す。

[0016]

【実施例】P/Q整数比関係を有する周波数で動作する 装置の間で同期データ転送を行うためのシステム、方 10 法、および装置を説明する。以下の説明において、信号 名、入力または出力信号タイプ、装置の周波数、クロッ ク周波数、バス周波数、およびP/Q周波数比などの各 種の固有の細目が、本発明を完全に理解するために記載 されている。しかしながら、当分野の技術者には、本発 明をこれらの固有の細目なしに実施できることが明らか であろう。他の場合には、周知の方法および回路をプロ ック図の形で示して、本発明を曖昧なものとしないよう にした。本発明を周知のCMOS(相補型金属酸化膜半 導体)技術、あるいは同等の半導体製造プロセスを使用 して簡単に製造できるトランジスタ回路で構成できるこ とを理解されたい。さらに、本発明をディジタル装置を 作成するための他の製造プロセスによって実施すること もできる。

【0017】以下の検討において、本発明をマイクロプロセッサでの実施に関して提示するが、本発明はその実施形態に限定されるものではない。別々の論理装置、メモリ装置、同一または別のチップのいずれかにおける装置、通信装置などの各種のディジタル装置間での同期データ転送に関する実施形態は、本発明の範囲および精神に属するものである。

【0018】図1は本発明装置の一実施例のプロック図である。本発明は一般に、データを同期して交換し、P/Q整数比関係を有する周波数で動作するディジタル装置に適用される。高周波数領域の装置は高周波クロックによってクロックされ、低周波数領域の装置は高周波数クロックの周波数のP/Q倍の周波数を有する低周波数クロックによってクロックされる。ただし、PおよびQは整数値である。本実施例において、PはQよりも小さく、低周波数/高周波数関係をもたらす。P/Q同期転送装置7は高周波数装置と低周波数装置との間の同期データ転送をもたらす。

【0019】P/Qクロック発生器10は1つまたは複数のクロックを発生する。一つの例において、P/Qクロック発生器10は入力として低周波数クロックLFclkを発生する。この例において、P/Qクロック発生器10は位相ロック・ループである。他の例ではP/Qクロック発生器10は高周波数クロックを受け取り、低周波数クロックを発生する。さらに他の例ではP/Qクロック発生器10は高低両周波数のクロックを発生する。高低クロックを発生する。高低クロックを発生する。高低クロックを発生する。高低クロックを発生する。高低クロックを発生する。高低クロックを発生する。高低クロックを発生する。高低クロックを発生する。高低クロックを発生する。高低クロックを発生する。高低クロックを発生する。高低クロックを発生する。高低クロックを発生する。高低クロックを発生する。高低クロックを発生する。

クの周波数は式1によって決められる2つの値Pおよび Qによって決定されるP/Q整数比関係を有する。

(式 1) 低周波数= (P/Q) × 高周波数 ただし、P<Q、PおよびQは整数値を表す。

【0020】PおよびQの値は各種の方法でプログラムしたり、設定したり、あるいは選択したりすることができる。たとえば、図2はプログラム式ピン126からなるPおよびQの値を選択するためのP/Qセレクタを示す。図3はPレジスタからなるP/Qセレクタを示す。図4はPおよびQの値を選択するためのPおよびQ銀択状態機械140を示す。図5はPおよびQの値を選択するためのアルゴリズムを示す。このアルゴリズムはプロセッサまたは状態機械によって実行なとができる。たとえば、プロセッサの電源を入れてPおよびQのデフォルト値を持たせ、できる適動作のためにPおよびQの値を反復して選択させることができる。

【0021】図1を再度参照されたい。同期発生器11 は高低の周波数クロックの所定の位相関係を示すSyn c信号を発生する。一つの例において、同期発生器 1 1 は位相検出回路であり、高低の周波数クロックを受け取 り、所定の位相関係を検出したとき、Sync信号を発 生する。Sync信号は、所定の位相関係を示すためさ まざまな時点でアサートされる。一つの例において、S ync信号は、高周波数クロック・サイクル中の、高低 の周波数クロックの立上りエッジが一致する以前にアサ ートされる。一つの例において、Sync信号は所定の 位相関係の発生ごとに発生される。他の例ではSync 信号は所定の位相関係の最初の発生時にのみ発生され る。一つの例において、所定の位相関係とは高低の周波 30 数クロックの立上りエッジの一致である。他の例ではS ync信号は高低の周波数クロックの他の複数のエッジ の一致ないし位相関係を示し、それを示すためにその時 点でアサートされる。

【0022】高周波数装置16は高周波数クロックに応 じて動作し、そのデータ入力およびデータ出力端子(そ れぞれDataINおよびDataOUT)を介して、 データを他の装置と交換する。低周波数装置18は低周 波数クロックに応じて動作し、それ自体のデータ入力お よびデータ出力端子(これもそれぞれDataINおよ びDataOUTである)を介して、データの交換をす る。高周波数装置および低周波数装置のデータ入力およ び出力端子は、データ修飾器14に結合されている。一 つの例において、高低の周波数装置は組合せ論理装置で ある。他の例では高低の周波数装置は別々の論理装置で ある。他の例では高低の周波数装置はプロセッサであ る。他の例では高低の周波数装置はCPUとキャッシュ ・メモリ、あるいはCPUと浮動小数点演算装置などの マイクロプロセッサの異なる機能ブロックである。他の 例では高低の周波数装置は別々のチップのCPUとキャ R

ッシュ・メモリである。さらに他の例では高周波数装置 はプロセッサであり、低周波数装置はコンピュータ・シ ステムの周辺装置およびシステム・バスである。

【0023】データ修飾器14は高周波数装置の入力お よび出力端子をそれぞれ低周波数装置の出力および入力 端子に結合し、高周波数装置と低周波数装置の間のデー タの転送を可能とする。データ修飾器14は高低データ 転送信号H-->L\_enに応じた高周波数装置から低 周波数装置へのデータの転送、ならびに低高データ転送 信号L-->H\_e n に応じた低周波数装置から高周波 数装置へのデータの転送を可能とする。H-->L\_e nおよびL-->H\_enデータ転送信号はそれぞれデ ータ修飾器 1 4 の e n 1 および e n 2 入力に結合されて いる。一つの例においては、データ修飾器14はデータ 転送信号に応じてデータを転送するための転送ゲートか らなっている。他の例ではデータ修飾器14は転送デー タをデータ転送信号で修飾するためのANDゲートなど の論理ゲートからなっている。他の例ではデータ修飾器 14はデータ転送信号に応じて入力および出力データを ラッチするラッチからなっている。さらに他の例ではデ ータ修飾器14はデータ転送信号によって使用可能とさ れ、クロックの1つに応答するラッチからなっている。 【0024】インタフェース・コントローラ12はPお よびQ値、高周波数クロックおよびSync信号を受け 取り、これらの入力に応じて、それぞれ高周波数領域か ら低周波数領域へ、および低周波数領域から高周波数領 域への同期データ転送を可能とするH-->L\_e n お よびL-->H\_e n データ転送信号を発生する。一つ の例においては、インタフェース・コントローラは状態 機械である。他の例ではインタフェース・コントローラ はプロセッサである。さらに他の例ではインタフェース ・コントローラは組合せ論理である。活動時に、データ 転送信号は高低の周波数装置の間でデータを同期転送す るための安全にデータを転送できる時間ないしウィンド ウを示す。一つの例において、安全にデータを転送でき る時間は送信周波数領域におけるデータが安定している ことが判明しているときであり、かつ受信周波数領域に おける受信装置がデータを受信できるときである。

【0025】図6は図1のインタフェース・コントローラ12が発生するLーー>H\_en信号の一つの例を示す。この例において、Lーー>H\_en信号は低周波数クロックの立上りエッジ(すなわち、データ変化エッジ)のない間に選択された高周波数クロック・サイクルの間にアクティブ状態である。低周波数領域におけるデータは低周波数クロックの立上りエッジに応じて変化する。低周波数領域データがLーー>H\_enがアクティブ状態の期間の間安定しているため、この期間の間にデータを低周波数領域から高周波数領域へ転送するのが安全であり、かつ高周波数装置はその高周波数クロック・サイクルの間データを受け取ることができる。他の例で

は、低周波数領域のデータは低周波数クロックの立下がりエッジに応じて変化し、Lーー>H\_en信号は低周波数クロックの立下がりエッジがない間に選択された高周波数クロック・サイクルの間にアクティブ状態である。他の例ではLーー>H\_en信号は低周波数クロックのデータ変化エッジがない間に選択された高周波数クロック・サイクルの間アクティブ状態である。一つの例においては、データの転送も読取りまたは春込み信号によって修飾される。

【0026】図7は図1のインタフェース・コントロー ラ12が発生するH-->L\_e n信号の一つの例を示 す。この例において、H-->L\_en信号は低周波数 クロックの立上りエッジ(すなわち、データ受信エッ ジ) のすぐ前の高周波数クロック・サイクルの間アクテ ィブ状態となる。高周波数装置によって転送されるべき データはH-->L\_e n信号に応じてラッチされてか ら、低周波数装置へ転送される。データは次いで、低周 波数クロックの次の立上りエッジにおいて低周波数装置 によってラッチないし受信される。一つの例において、 データの転送は読取りまたは曹込み信号によって修飾も される。他の例ではH-->L\_enデータ転送信号は 低周波数クロックの受信エッジの直前の2つ以上の高周 波数クロック・サイクルの間にアクティブ状態となる。 この例によって、高周波数領域からのデータが低周波数 装置によって受け取られるまでに余分の時間の間、安定 することが可能となる。他の例ではH-->L\_enデ ータ転送信号が、低周波数クロックのデータ受信エッジ の間にアクティブ状態となる。さらに他の例では低周波 数クロックの受信エッジは立下がりエッジである。他の 例ではH-->L\_en信号は、低周波数クロックのデ ータ変化ないしデータ受信エッジが存在しない間の高周 波数クロック・サイクルの間アクティブ状態となること ができる。

【0027】図8はコンピュータ・システムのプロセッサ50における本発明装置の特定の実施形態のプロマッククである。この実施例を、図1の実施例と異なり、マイクロプロセッサおよびコンピュータに関して説明する。たとえば、図1の低高および高低データ転送信号をよびは、図1の低高および高低データをサンプリングが駆動するプロセッサの機能を反映させる。プロセッサ50はシステム・バス56に結合されて、54によフェンが取動するプロセッサの機能を反映させる。プロセッサ50はシステム・バス56の一部となりうるバス・クロックはプロックにおいて、バス・クロックはプロックは外部で発生され、プロセッサ50へ入力される。

【0028】プロセッサ50はシステム・バス56を介して高周波数プロセッサ・コア34と外部装置54の間に同期データ転送をもたらすためのP/Q同期転送装置50

一解除バス・クロックは単純な論理設計を可能とする。

他の実施例においては、バス・クロックがスキュー解除

バス・クロックの代わりに使用される。

10

【0029】プロセッサ50はP値とQ値を受け取るP /Qクロック発生器30を含んでおり、1つまたは複数 のクロックおよびSync信号を発生する。一つの例に おいて、P/Qクロック発生器10は入力としてバス・ クロックを受け取り、コア・クロックを発生する。この 例において、P/Qクロック発生器30は位相ロック・ ループであってもよい。他の例ではP/Qクロック発生 器30はコア・クロックを受け取り、バス・クロックを 発生する。さらに他の例ではP/Qクロック発生器30 はバス・クロックとコア・クロックの両方を発生する。 一つの例においては、P/Qクロック発生器30はコア ・クロックと同じ位相を有するスキュー解除バス・クロ ックを発生する。他の例ではP/Qクロック発生器30 はバス・クロックと同じ位相を有するスキュー解除バス ・クロックを発生する。コア・クロックとバス・クロッ クの周波数は式2で規定される2つの値PおよびQによ って決定される整数比関係P/Qを有している。

【0030】 (式2) バス・クロック周波数= (P /Q)×コア・クロック周波数

ただし、PおよびQは整数比P/Qの整数値を表す。一つの例において、PはQよりも小さく、バス・クロック周波数がコア・クロック周波数よりも低くないなったの例ではPはQよりも大きく、バスないでののではPはQの値は各種の方法いて設定される。他の例ではアおよびQの値はプロセッサ50のピンによって設定される。からに他のではアおよびQの値はプロセッサ50のにないが良のではアおよびQの値はアンによって設定される。ならに他の例ではアおよびQはアルゴリズムはでいる。とのようなアルゴリズムはシステの値を選択する。このようなアルゴリズムはシステ

ムBIOS内でプロセッサによって実行されるソフトウェア・ルーチンによって、あるいはプロセッサのハードウェア状態機械によって実現できる。

【0031】Sync信号はクロックの所定の位相関係 を示す。一つの例においては、Sync信号はコア・ク ロックとバス・クロックの実質的な立上りエッジの一致 を示す。他の例ではSync信号はコア・クロックとス キュー解除バス・クロックの実質的な立上りエッジの一 致を示す。他の例ではSync信号はクロック間の他の 所定の位相関係を示す。Sync信号は各種の態様で所 定の位相関係を示すことができる。一つの例において、 一致エッジを示すために、コア・クロックとスキュー解 除バス・クロックのデータ変化エッジの一致の直前のコ ア・クロック・サイクルの間に、Sync信号がアサー トされる。一つの例において、所定の位相関係の発生の たびにSync信号が発生される。他の例では所定の位 相関係が初めて発生したときにだけ、Sync信号が発 生される。他の例ではSync信号はクロックの他の一 致エッジを示し、他の時点でアサートされ、そのような 指示を行う。

【0032】プロセッサ50はインタフェース・コント ローラ32も含んでいる。インタフェース・コントロー ラ32はPおよびQの値、コア・クロック、ならびにS ync信号を受け取り、これらの入力に応じて、2つの データ転送信号 s a m p l e \_ e n および d r i v e \_ e nを発生し、これらはそれぞれプロセッサ50の入力 および出力データ転送を可能とする。一つの例におい て、インタフェース・コントローラは状態機械である。 他の例ではインタフェース・コントローラはプロセッサ である。さらに他の例ではインタフェース・コントロー ラは組合せ論理である。アクティブ状態時に、データ転 送信号はプロセッサ50に対して安全にデータを転送で きる時間ないしウィンドウを示して、プロセッサの入力 46または出力44それぞれのパッドにおけるデータを 同期サンプリングまたは駆動する。他の例では単一の入 出力パッドを独立した入力および出力パッドの代わりに 使用することができる。データ入力を目的とした場合、 安全にデータを転送できる時間は入力データが安定して おり、ラッチ42がデータを受け取れるときである。デ ータ出力を目的とした場合、安全にデータを転送できる 時間は出力データが安定しており、ラッチ38がデータ を受け取る準備ができているときである。

【0033】プロセッサ50はプロセッサ・コア34を含んでおり、これはコア・クロックに応じて動作して、データおよび命令を処理し、システム・バス56を介して外部装置54とデータを同期交換する。一連のラッチ36、38、40および42はプロセッサ・コア34とシステム・バス56の間に結合されて、プロセッサ・コア34と外部装置54の間の同期データ交換を容易とする。ラッチ36はプロセッサ・コア34のデータ出力端50

12

子DataOUTからデータを受け取るように結合され ている。ラッチ36のイネーブルおよびクロック入力は それぞれdrive\_enおよびコア・クロック信号に 結合されている。一つの例において、ラッチ36は透過 Dラッチであり、イネーブル入力がアクティブ状態であ れば、コア・クロックが低い期間の間透過性である。他 の例ではラッチ36はエッジ・トリガDラッチである。 ラッチ36の出力はラッチ38の入力に結合されてい る。ラッチ38のクロック入力はスキュー解除パス・ク ロックに結合されている。一つの例において、ラッチ3 8 はスキュー解除バス・クロックの立上りエッジに応答 するエッジ・トリガ・ラッチである。他の例ではラッチ 38は透過Dラッチである。ラッチ38の出力は出力パ ッド44に結合されている。他の例ではスキュー解除バ ス・クロックが発生されず、ラッチ38のクロック入力 がバス・クロックに結合されている。

【0034】ラッチ40は入力パッド46からデータを 受け取るように結合されている。ラッチ40のクロック 入力はスキュー解除バス・クロックに結合されている。 一つの例においては、ラッチ40はスキュー解除バス・ クロックの立上りエッジに応答するエッジ・トリガDラ ッチである。他の例ではラッチ40は透過Dラッチであ る。他の例ではスキュー解除バス・クロックが発生され ず、ラッチ40のクロック入力がパス・クロックに結合 されている。ラッチ42はラッチ40の出力を受け取る ように結合されている。ラッチ42のイネーブルおよび クロック入力はそれぞれsample\_enおよびコア ・クロック信号に結合されている。一つの例において、 ラッチ42は透過Dラッチであり、イネーブル入力がア クティブ状態であれば、コア・クロックが高い期間の間 透過性である。他の例ではラッチ42はエッジ・トリガ Dラッチである。ラッチ42の出力はプロセッサ・コア 34のデータ入力端子DataInに結合されている。 【0035】図9はシステム・バス56からプロセッサ ・コア34にデータを入力する際の、図8のプロセッサ 50の動作の1例を示す一連の波形である。T1の間、 Sync信号は高く、スキュー解除バス・クロック(ま たは、バス・クロック)の次の立上りエッジがコア・ク ロックの立上りエッジに一致していることを示す。T 2、T3およびT4の間、外部装置54はシステム・バ ス56の入力データを駆動する。T4の間、スキュー解 除パス・クロックの立上りエッジに応じて、ラッチ40 は入力データをラッチする。T5の間、sample\_ e n 信号はアクティブ状態で、入力データをラッチして も安全である(すなわち、入力データが安定している) ことを示す。アクティブ状態のsample\_en信号 とコア・クロックが高い期間に応答して、ラッチ42は ラッチ40からの入力データをラッチする。ラッチ42 の出力はプロセッサ・コア34のDataIN端子に与

【0036】図10は外部装置54が使用するために、 プロセッサ・コア34からシステム・バス56ヘデータ を出力する際の、図8のプロセッサ50の動作の1例を 示す一連の波形である。T1の間、Sync信号は高 く、スキュー解除バス・クロック(または、バス・クロ ック) の次の立上りエッジがコア・クロックの立上りエ ッジに一致していることを示す。T3の間、drive enはアクティブ状態で、出力パッド44への以降の 転送のために出力データをラッチしても安全な時期を示 している。T3の間、アクティブ状態のdrive\_e n信号とコア・クロックが低い期間に応じて、ラッチ3 6はプロセッサ・コアのDataOUT端子からの出力 データをラッチする。ラッチ36はその出力端子におけ るラッチされたデータをラッチ38への入力として駆動 する。T4の間、バス・クロックの立上りエッジに応じ て、ラッチ38は外部装置54が使用するために、出力 データをシステム・バス56にラッチし、駆動する。

【0037】図11はP/Qクロック発生器の一実施例 のプロック図である。P/Qクロック発生器70はPで 分割する分周器60と、プロック62、64、66およ び68を含んでいる周波数逓倍位相ロック・ループから なっている。Pで分割する分周器60はPの値とバス・ クロックを受け取り、(バス・クロック)/Pの周波数 を有する出力信号を発生する。一つの例においては、P で分割する分周器はプログラマブル・カウンタである。 他の例ではPで分割する分周器はマスタ・スレープ分割 回路である。位相周波数検出器62は(バス・クロッ ク) / P信号と、Qで分割するプロック68から出力さ れる(コア・クロック)/Qを受け取り、位相誤差信号 とSvnc信号を発生する。位相誤差信号は2つの入力 信号の間に位相または周波数差が存在するかどうかを示 す。一つの例において、Sync信号は2つの入力信号 の立上りエッジの一致を示す。他の例ではSync信号 は2つの入力信号の他の所定の位相関係を示す。ロー・ パス・フィルタ64は位相誤差信号を受け取り、制御電 圧信号を発生する。制御電圧信号は電圧制御発振器66 を駆動する。制御電圧に応じて、電圧制御発振器66は 周波数が制御電圧によって決定される出力クロック信号 (コア・クロック) を発生する。 Qの値とコア・クロッ クをQで分割する分周器 6 8 が受け、(コア・クロッ ク) / Q信号を発生する。一つの例においては、Qで分 割する分周器はプログラマブル・カウンタである。他の 例ではQで分割する分周器はマスタ・スレープ分割回路 である。位相ロック・ループの作用は電圧制御発振器6 6の周波数を調節して、(コア・クロック)/Qフィー\* 14

\*ドバック信号が(バス・クロック)/P信号と同じ位相 および周波数を有するようにするためのものである。し たがって、コア・クロック信号の周波数はバス・クロッ ク信号の周波数のQ/P倍となる。あるいは、バス・クロックの周波数はコア・クロックの周波数のP/Q倍と なる。一つの例においては、PはQよりも小さく、バス・クロック周波数がコア・クロック周波数よりも低くなるようになる。

【0038】図12はインタフェース・コントローラの一実施例のプロック図である。インタフェース・コントローラ 72は、コア・クロックによって増加し、Sync信号によってリセットされる4ビット・カウンタ・レジスタ74を有するカウンタ76を含んでいる。一つの例において、カウンタ76は組合せ論理によって実現される。デコーダ74はカウンタ・レジスタの値とPおよびQの値を入力として受け取り、これらを復号して、sample\_enおよびdrive\_enデータ転送信号を発生する。一つの例において、デコーダはプロセッサである。他の例ではデコーダは状態機械である。

【0039】PおよびQの整数値は各種の方法でコード化することができる。たとえば、一つの例において、インタフェース・コントローラは表1に規定するPおよびQの符号化を使用する。

【0040】表1

2 進符号化 0 1 0 0 0 0 0 1
1 0 0 0
0 0 0
001
0 1 0
0 1 1
100
101
1 1 0
1 1 1

【0041】一つの例においては、インタフェース・コントローラは表2に示すような [P=4、Q=8] および [P=4、Q=9] のPおよびQの符号化に対するsample\_enおよびdrive\_en出力を発生する。

[0042]

表 2

P	Q	カウンタ	sample_en	drive_en
1	0 0 0	0000	. 1	0

15				
1	000	0001	0	1
1	001	0001	0 ,	1
1	001	0010	0	0
1	001	0011	1	1
·1	0 0 1	0000	1	0
1	001	0 1 0 0	0	0
1	0 0 1	0 1 0 1	1	1
1	001	0 1 1 0	0	0
1	001	0 1 1 1	1	. 0
1	001	1000	0	1

【0043】図13-図15は [P=4、Q=8] (図13A) から [P=4、Q=15] (図15H) に対する1例において、インタフェース・コントローラが発生するsample\_enおよびdrive\_en信号の波形を示す。

【0044】図16はP/Qクロック発生器が発生する Sync信号の一つの例を示す。この例において、Sync信号はバスおよびコア・クロック(すなわち、低周 20 波数クロックおよび高周波数クロック)の一致した立上 りエッジ以前のコア・クロック(すなわち、高周波数クロック)期間にアサートされる。一つの例において、Sync信号は立上りエッジの一致の発生のたびに発生する。他の例ではSync信号は最初の立上りエッジの一致でのみ発生する。他の例ではSync信号は高低の周波数クロックの他のエッジの一致に対応してアサートされ、他の時点でアサートされて、そのような指示を行う。

【0045】図17はコンピュータ・システムにおける本発明装置の一実施例を示す。高周波数コア・クロックに応じて動作するマイクロプロセッサ90は、システム・バス56に結合されている。システム・バスはシステムの各種のブロックの間でデータを転送するために必となアドレス・ライン、データ・ラインおよび制御ラインを含んでいる。一つの例において、低周波数バス・クロックもシステム・バス56の一部である。マイクロプロセッサ90が使用する命令およびデータを格納するための外部メモリ88、コンピュータ・ユーザが情報およびコマンドをマイクロプロセッサ90に伝えるのを可能とする英数字入力装置80、情報をコンピュータ・ユーザに表示する表示装置82、および情報を格納するためのハード・ディスクなどのデータ記憶装置84もシステム\*

\*・バス56に結合されている。情報はバス・クロック周 波数でシステム・バス56上で転送される。システム・ バス56に結合されている1つまたは複数の装置は、バ ス・クロックに応じて動作する。マイクロプロセッサ9 0 が高周波数内部コア・クロックにしたがって動作する ため、マイクロプロセッサ90はマイクロプロセッサ9 0とシステム・バス56に結合されている他の装置の間 に同期アータ転送をもたらすためのP/Q同期転送装置 86を含んでいる。本発明装置によって、高周波数マイ クロプロセッサがコンピュータ・システムの低周波数コ ンポーネントとデータを同期交換することが可能とな る。図示のコンポーネントのすべてが必ずしも所与のコ ンピュータ・システムの実施形態に必要なものではない ということを理解すべきである。所与のコンピュータ・ システムに付加的なコンポーネントが存在しいてもかま わないことも、理解すべきである。一つの例において、 マイクロプロセッサ90は図4のマイクロプロセッサ5 0である。

【0046】本発明はコンピュータ・システムの設計時におけるバスおよびクロック周波数の選択の融通性を高めるとともに、同期データ転送をもたらす。たとえば、今日のシステム・ボード設計は50または66MHzの動作のいずれかに対して最適化されている。一つの例において、50および66MHz両方のシステム・ボードを設計する場合、本発明は表3に規定するP/Q値および対応するマイクロプロセッサの周波数に対して同期データ転送をもたらす。マイクロプロセッサの周波数を表3の最上行に示し、P/Q値を左側の列に示す。対応するバス周波数を表3の本体に示す。

[0047]

表 3

P/Q、CPU周波数、およびバス周波数の組合せ

CRU						
CPU						
周波数	133 MHz	150 MHz	166 MHz	183 MHz	200 MHz	216 MHz
			<del></del>			

17						18
4 / 8	66 MHz					
4/9		66 MHz				
4/10			66 MHZ			
4/11				66 MHz		
4/12			•		66 MHz	
4/13						66 MHz
3/8	50 MHz					
3/9		50 MHz				
3/10			50 MHz			
3/11				50 MHz		
3/12					50 MHz	
3/13						50 MHz

【0048】他の例においては、他のボード周波数、P/Qの組合せ、およびマイクロプロセッサ周波数を使用することができる。

【0049】図18はP/Q関係周波数で動作するディ ジタル装置間でデータを同期転送するための本発明方法 の流れ図である。ステップ100は上記の式1の周波数 20 関係を有する低周波数クロックと高周波数クロックを発 生する。一つの例において、クロックは上述のP/Qク ロック発生器によって発生される。ステップ102はS ync信号を発生して、高低の周波数クロックの所定の 位相関係を示す。一つの例において、Sync信号はク ロックの立上りエッジの一致を示す。他の例ではSyn c信号は高低の周波数クロックの他のエッジの一致を示 す。一つの例において、Sync信号は上述のP/Qク ロック発生器によって発生される。他の例では独立した 位相検出回路がSync信号を発生する。ステップ10 4はSync信号および高周波数クロックに応じて、高 低データ転送信号(図1のH-->L\_enなど)およ び低高データ転送信号(図1のL-->H\_e n など) を発生する。アクティブ状態の場合、データ転送信号は 高低の周波数領域において動作する装置の間での同期デ ータ転送を可能とするための安全にデータを転送できる 時間を限定する。一般に、安全にデータを転送できる時 間ないしウィンドウは、送信周波数領域のデータが安定 であるとわかっているときで、かつ受信周波数領域の受 信装置がデータを受け取れるときである。一つの例にお 40 いて、データ転送信号は上述のインタフェース・コント ローラによって発生される。ステップ106において、 データ修飾器は高低データ転送信号および高周波数クロ ックに応じて、高周波数装置(高周波数クロックに応じ て動作する)から低周波数装置(低周波数クロックに応 じて動作する)へのデータの転送を可能とする。ステッ プ108において、データ修飾器は低高データ転送信号 および高周波数クロックに応じて、低周波数装置から高 周波数装置へのデータの転送を可能とする。

【0050】以上、P/Q整数比関係を有する周波数で

動作するディジタル装置の間に同期データ転送をもたらすシステム、方法および装置を説明した。上記の明細書において、本発明を特定の例示実施例を参照して説明した。しかしながら、特許請求の範囲に記載されている本発明の範囲の広い精神および範囲から逸脱することなく、各種の改変および変更を行えることが明らかである。明細書および図面は、したがって、限定的なものとしてではなく、説明のためのものと見なされるべきものである。

#### 【図面の簡単な説明】

【図1】 本発明装置の一実施例のプロック図である。

【図2】 プログラム式ピンからなるP/Qセレクタの ブロック図である。

【図3】 プログラム式レジスタからなるP/Qセレクタのブロック図である。

30 【図4】 状態機械からなるP/Qセレクタのブロック 図である。

【図5】 P/Qを選択するためのアルゴリズムを示す 図である。

【図6】 低高データ転送信号、すなわちインタフェース・コントローラによって発生されるL-->H\_en信号の一つの例を示す図である。

【図7】 高低データ転送信号、すなわちインタフェース・コントローラによって発生されるH-->L\_en信号の一つの例を示す図である。

40 【図8】 コンピュータ・システムのプロセッサにおける本発明装置の実施例のプロック図である。

【図9】 データをシステム・バスからプロセッサに転送する際の図8の実施例の動作の一例を説明する一連の波形の図である。

【図10】 データをプロセッサからシステム・バスに 転送する際の図8の実施例の動作の一例を説明する一連 の波形の図である。

【図11】 P/Qクロック発生器の一実施例のブロック図である。

50 【図12】 インタフェース・コントローラの一実施例

のブロック図である。

【図13】 P=4およびQ=8、P=4およびQ=9、P=4およびQ=10に対する一例における、インタフェース・コントローラによって発生されるsample\_enおよびdrive\_en信号の波形を示す図である。

【図14】 P=4およびQ=11、P=4およびQ=12、P=4およびQ=13に対する一例における、インタフェース・コントローラによって発生されるsample\_enおよびdrive\_en信号の波形を示す図である。

【図15】 P=4およびQ=14とP=4およびQ= 15に対する一例における、インタフェース・コントローラによって発生されるsample\_enおよびdr ive\_en信号の波形を示す図である。 20

\*【図16】 Sync信号の一例を説明する一連の波形 の図である。

【図17】 コンピュータ・システムのマイクロプロセッサにおける本発明装置の実施例の図である。

【図18】 異なる周波数で動作する装置の間でデータを同期転送するための本発明方法の流れ図である。

#### 【符号の説明】

7 P/Q同期転送装置

10 P/Qクロック発生器

11 同期発生器


12 インタフェース・コントローラ

14 データ修飾器


16 高周波数装置

18 低周波数装置


【図1】




[図2]




【図3】




【図4】




【図16】




【図5】





【図6】




【図7】












【図10】




【図13】




【図15】



【図14】



【図18】



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
□ BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.